英特尔、三星和台积电在IEEE国际电子器件会议上展示了3D堆叠晶体管技术（CFET），为未来处理器提供晶体管密度几乎翻倍的愿景，其中台积电透露了他们在逻辑堆栈所需的CFET方面的看法，涉及到逐步过渡从使用自2011年以来的FinFET器件结构到纳米片，通过构建两种类型的晶体管（nFET和pFET）来实现单个集成流程。
CFET被认为将在七到十年后投入商业应用，英特尔通过电路优化和背面供电技术的应用，三星和台积电在48纳米的工业相关间距上成功实现了CFET，通过对堆叠式pFET和nFET器件进行电气隔离来解决性能下降问题，展示了各自的制造工艺优势。

芝能日报微博新知芝能智芯